标 题 |
作者 |
时间 |
 笔记0 开始上路 |
0750long |
03-13 |
| 了解AccelDSP |
0750long |
03-13 |
| 笔记1 简单的蜂鸣器实验 |
0750long |
03-13 |
| 并串转换的三种方法 |
0750long |
03-13 |
| 在ModelSim波形图中以参数名显示变量 |
0750long |
03-13 |
| EDK环境编译错误一例【1】 (by wind330) |
0750long |
03-13 |
| 项目日志1——整体划分 |
0750long |
03-13 |
| Quartus II 9.1 环境变量的相关设置 |
0750long |
03-13 |
| 学习Altera一款IP core的Testbench——T |
0750long |
03-13 |
| 学习Rate-Matching在高速串行通信协议中的应用 |
0750long |
03-12 |
| verlog语法要点 |
0750long |
03-12 |
| CIC Decimation学习整理(付HDL代码)，2 d |
0750long |
03-12 |
| 项目日志2——AD调试 |
0750long |
03-12 |
| 串行外设接口（SPI） cpld 被动接收 |
0750long |
03-12 |
| 项目日志4——AD调试（Virtual JTAG） |
0750long |
03-12 |
| 写verilog程序时提高硬件意识 |
0750long |
03-12 |
| Verilog HDL语法总结 |
0750long |
03-12 |
| 我编写的几个Verilog HDL例程--基于EP2C8Q2 |
0750long |
03-12 |
| 状态机推荐编写方式 |
0750long |
03-12 |
| ModelSim 与Quartus II联合仿真 |
0750long |
03-12 |
| LPM |
0750long |
03-12 |
| 如何分析FPGA的片上资源使用情况 |
0750long |
03-12 |
| Xilinx FIFO IP core使用注意事项 |
0750long |
03-12 |
| FPGA调试篇（一）在Quartus下使用SignalTap |
0750long |
03-12 |
| 浅析glue logic |
0750long |
03-12 |
| Remote System Update using Eth |
0750long |
03-12 |
| NEEK Restoring the Factory Ima |
0750long |
03-12 |
| IBM公司研制出石墨烯晶体管全球最快-比硅快十倍以上 |
0750long |
03-12 |
|
|
