新闻  |   论坛  |   博客  |   在线研讨会

陷阱

学习中的点点滴滴
阅读
74005
FPGA

FPGA逻辑设计注意事项列表 (转)

2012-03-06 10:17
评论(0)
阅读(3015)

FPGA异步时钟设计中的同步策略

2012-03-06 10:16
评论(0)
阅读(3561)

modelsim无法识别include文件的解决方法

2012-03-06 00:10
评论(0)
阅读(17173)

防止FPGA设计中综合后的信号被优化

2011-07-11 22:37
评论(0)
阅读(15458)

关于Xilinx时钟资源利用方法的文章

2011-07-11 22:36
评论(0)
阅读(7771)

系统时钟发生器设计抉择:PLL合成器与晶振时钟性能比较

2010-08-30 10:56
评论(0)
阅读(6284)

如何编写testbench的总结

2010-08-27 10:34
评论(0)
阅读(3809)

verilog语法学习心得 转

2010-07-24 09:44
评论(0)
阅读(15991)

应用PLL时候的经验和不解

2010-06-22 22:21
评论(0)
阅读(3725)

vhdl 有限状态机

2010-05-07 10:04
评论(0)
阅读(4100)
2
3
»
文章分类
最新评论
2013-10-10 11:32:19
2011-02-10 14:16:27
2010-06-02 09:09:14