ADC（模数转换器）的硬件设计选型是决定信号采集系统性能的核心环节，需围绕应用需求、核心参数、系统兼容性和实际工程约束（成本、功耗、环境）展开，避免 “唯参数论” 或 “过度设计”。

a. 选型流程

b. 关键参数解析

c. 场景化选型策略

d. 常见误区

ADC选型不是直接筛选型号，而是先明确“系统需要什么”，再匹配“ADC能提供什么”，最终验证“外围能否支撑”。建议遵循以下5步流程：

先定义采集系统的核心诉求，例如：

信号类型：直流/低频信号（如温度、压力）、高频动态信号（如射频、电力谐波）、小信号（如生物电、传感器输出）；

性能优先级：精度优先（如医疗设备）、速度优先（如通信基站）、低功耗优先（如可穿戴设备）、抗干扰优先（如工业现场）；

环境约束：工作温度（商业级0~70℃/工业级-40~85℃/汽车级-40~125℃）、供电电压（3.3V/5V/宽压）、空间限制（封装大小）

不同架构的ADC对应不同的“速度-精度-功耗”权衡，是选型的“第一道门槛”。常见架构的适用场景如表1下：

表1  ADC架构类型介绍

1) 逐次逼近型ADC

SAR ADC是当今最主流、最通用的ADC架构之一，在速度、精度和功耗之间取得了极佳的平衡。

工作原理：类似于二进制搜索。

a. 采样保持电路保持输入电压；

b. 内部数模转换器（DAC）产生一个猜测电压；

c. 比较器将猜测电压与输入电压进行比较；

d. 逐次逼近寄存器根据比较结果，从最高位到最低位，逐位地调整DAC的输出，直到最接近输入电压的数字码被确定。

逐次逼近型ADC工作原理如图1所示：

图1 逐次逼近型ADC工作原理

参考文献：逐次逼近ADC – 模数转换器工作原理 - 知乎（按住Ctrl点击查看）。

2) 三角积分型ADC

Σ-Δ ADC的设计主要为过采样、噪声整形和数字滤波三步。

Σ-Δ ADC是实现高精度、高分辨率转换的首选架构。

工作原理：基于过采样和噪声整形。

a. 过采样：以远高于奈奎斯特频率的速率对输入信号进行采样（一般的奈奎斯特采样，采样频率f_s＞2f_B，f_B是输入信号频率，过采样就是采样频率远大于2倍信号频率）。

b. 积分与反馈：通过一个Σ-Δ调制器（包含积分器和比较器），将量化噪声“推”到高频区域。

c. 数字滤波：后续的数字滤波器滤除高频噪声，只保留有效频带内的信号，然后进行抽取，得到高分辨率的数字输出。

三角积分型ADC工作原理如图2所示：

图2 三角积分型ADC工作原理

Σ-Δ型ADC的核心分为Σ-Δ调制器和数字滤波器两部分。

典型应用：高精度测量、音频采集、地震检波、电子秤、温度/压力传感器测量。

参考文献：一文了解三角积分 (ΔƩ) ADC - 模拟与混合信号 - 电子工程世界-论坛（按住Ctrl点击查看）。

3) 流水线型ADC

Pipeline ADC专为高速、中等精度的应用而设计。

工作原理：采用多级串联的“流水线”结构。

a. 每一级都包含一个采样保持电路、一个低分辨率ADC、一个DAC和一个减法放大器。

b. 第一级对输入电压进行粗量化，然后将量化残差放大，传递给下一级。

c. 后续各级重复此过程，同时对前一级的信号进行处理，实现并行工作。

d. 最后，数字误差校正逻辑将所有级的输出组合起来，形成最终的高位数字码。

流水线型ADC工作原理如图3所示：

图3 流水线型ADC工作原理

芯片型号学习：MAX1200

参考文献：了解流水线型ADC-电子发烧友网（按住Ctrl点击查看）。

应用场景：高速数据采集系统、通信系统、雷达。

4) 闪存型（Flash）ADC

闪存模数转换器（Flash ADC）的工作原理是将输入模拟信号分多个路进行分压和分流，将每一路分压分流的模拟信号与标准电压进行比较，输出二进制编码。

Flash ADC是速度最快的ADC架构，但代价是巨大的硬件开销。

工作原理：并行处理。

a. 使用一串（2^N-1个）电阻构成分压器，产生所有可能的量化电平。

b. 每个电平连接一个比较器，所有比较器同时将输入电压与各自的参考电压进行比较。

c. 一个优先级编码器将比较器的输出（温度计码）转换为二进制数字码。

闪存型（Flash）ADC工作原理如图4所示：

图4 闪存型（Flash）ADC工作原理

参考文献：闪存模数转换器（Flash ADC）概念框图解-电子发烧友网（按住Ctrl点击查看）。

典型应用：超宽带通信、雷达波束成形、高速示波器、激光雷达等对速度要求极致的领域。

5) 双斜率双斜率积分型ADC

双斜率ADC是一种古老但非常精确的架构，以其高精度和出色的抗噪声能力著称。

工作原理：通过测量时间来实现转换。

a. 固定时间充电：开关将输入电压连接到积分器，在固定时间内对电容充电。

b. 固定参考电压放电：开关切换到与输入极性相反的参考电压，积分器开始放电，同时计数器开始计数。

c. 计数：放电到零电压所需的时间与输入电压的平均值成正比。计数器的值就是转换结果。

典型应用：数字万用表、精密测量仪器。

根据架构缩小范围后，通过核心参数进一步筛选（详见第二部分），重点关注 “与应用强相关”的参数（如小信号采集优先看SNR，工业测量优先看INL）。

确保ADC与外围电路匹配：

接口兼容性：SPI/I2C（低速ADC）、LVDS/JESD204B（高速ADC）是否与MCU/FPGA接口匹配；

供电兼容性：ADC的模拟/数字电源是否与系统电源一致（避免额外LDO带来的噪声）；

输入兼容性：ADC的输入范围（单端/差分、满量程电压）是否匹配信号幅度（避免信号饱和或增益不足）。

最后考虑非性能因素：

成本：高精度/高速ADC价格差异大（如24位Δ-Σ ADC约10元，12位100Msps 流水线ADC约50元）；

供应链：优先选择量产、交货周期短的型号（避免冷门型号断供）；

调试便利性：是否有评估板（如ADI的EVAL-AD7799、TI的ADS1256EVM），方便前期验证性能。

ADC 参数表中的指标繁多，需聚焦“对系统性能有实际影响”的关键参数，理解其物理意义和选型边界：

定义：ADC能区分的最小信号变化量，单位为“位（bit）”，计算公式：最小量化台阶=满量程输入电压（FSR）/(2^分辨率-1)例：12位ADC，FSR=5V→最小量化台阶≈1.22mV（5V/4095）。

选型原则：

需匹配信号的动态范围（信号最大幅度与最小有效幅度的比值），分辨率应满足：2^分辨率≥信号动态范围（dB）/6（注：1bit对应约6dB动态范围）；

避免“过度追求高分辨率”：例如采集1V范围内、误差允许10mV的信号，8位ADC（最小台阶3.9mV）已足够，无需选12位。

定义：ADC每秒完成的采样次数，单位为sps（样本/秒）或Msps（兆样本/秒）。

选型原则：

必须满足奈奎斯特准则：采样率≥2×信号最高频率（f_max）；

实际工程中需留2~5倍冗余（避免抗混叠滤波器性能不足导致混叠）：例：采集50Hz的电力信号，f_max=50Hz→采样率建议≥200sps（而非100sps）；采集10MHz 的射频信号，f_max=10MHz→采样率建议≥50Msps；

注意“有效采样率”：部分ADC标注“最大采样率”，但实际工作时需配合外部时钟，需确认“时钟频率与采样率的关系”（如SAR型ADC通常1个时钟周期1次采样，流水线型可能多个时钟周期1次采样）。

分辨率是“理论精度”，而实际精度由线性误差和偏移误差决定，核心指标包括：

积分非线性（INL）：ADC输出与理想线性曲线的最大偏差，单位为LSB（最小量化台阶）；

选型要求：工业测量通常需INL≤1LSB，高精度场景（如医疗）需INL≤0.5LSB；

微分非线性（DNL）：相邻两个量化台阶的实际差值与理想值的偏差，单位为LSB；

选型要求：DNL≤1LSB（否则会出现“丢失码”，即部分输入电压无对应输出）；

偏移误差（Offset Error）：输入为0时，ADC输出的偏差；

增益误差（Gain Error）：ADC满量程输出与理想满量程的偏差。

选型原则：精度指标需与系统总误差预算匹配（如系统允许误差≤5mV，ADC的INL+偏移+增益误差需≤3mV，预留外围电路误差空间）。

信噪比（SNR）：信号功率与噪声功率的比值，单位为dB，反映ADC对小信号的分辨能力；

选型要求：小信号采集（如心电、应变片）需SNR≥60dB，高精度场景需SNR≥80dB；

无杂散动态范围（SFDR）：信号幅度与最大杂散信号幅度的比值，单位为dB，反映ADC对非线性失真的抑制能力；

选型要求：通信、射频场景需 SFDR≥70dB（避免杂散信号干扰有用信号）。

输入类型：

a. 单端输入：适合信号共地、干扰小的场景（如传感器本地采集），输入范围通常为0~FSR；

b. 差分输入：抗共模干扰能力强（如工业现场、远距离信号传输），输入范围通常为-FSR/2~+FSR/2；

输入阻抗：ADC输入阻抗应远大于信号源内阻（建议≥100倍），否则会导致信号衰减；

例：应变片桥路输出阻抗约1kΩ，需选择输入阻抗≥100kΩ的ADC（如Δ-Σ型ADC通常输入阻抗高）。

定义：ADC工作时的总功耗（模拟部分+数字部分），单位为mW或μW；

选型原则：

便携设备（如可穿戴、无线传感器）需选择微功耗ADC（如TI的 ADS1115，功耗仅150μW）；

高速ADC（如流水线型）功耗较高（如ADI的AD9249，12位100Msps，功耗约120mW），需确认系统电源能否支撑。

不同应用场景的ADC选型差异显著，以下为3类典型场景的选型方案：

需求：采集-40~85℃温度（对应传感器输出0~3.3V）、0~100% RH湿度（输出0~3.3V），误差≤0.5℃/2%RH，电池供电（续航1年以上）。

架构选择：Δ-Σ型（高分辨率、低功耗）；

参数要求：分辨率≥16位，采样率≥10sps（温湿度变化慢），功耗≤1mW，输入范围0~3.3V（单端）；

推荐型号：ADI-AD7799（16位，采样率10Hz时功耗0.5mW，INL±0.005% FSR）、TI-ADS1256（24位，采样率30ksps，功耗1.1mW）。

需求：采集220V/380V交流电（经互感器降压后输出±5V），分析31次以内谐波（f_max=31×50Hz=1550Hz），误差≤0.5%。

架构选择：SAR型（中速、高精度、无延迟）；

参数要求：分辨率≥16位，采样率≥10ksps（满足5倍冗余：5×2×1550≈15.5ksps），差分输入（抗共模干扰），INL≤1LSB；

推荐型号：Microchip-MCP3428（18位，采样率3.75ksps，差分输入）、ADI-AD7606（16位，8通道，采样率200ksps，工业级宽温）。

需求：采集射频下变频后的基带信号（±1V），信号带宽20MHz，需实时处理。

架构选择：流水线型（高速、中高精度）；

参数要求：分辨率≥12位，采样率≥100Msps（5倍冗余：5×2×20=200Msps，可选 125Msps），SFDR≥70dB，接口 LVDS（高速传输）；

推荐型号：TI-ADS54J60（12位，125Msps，SFDR 74dB，功耗98mW）、ADI-AD9238（12位，125Msps，SFDR 76dB，工业级）。

分辨率是“理论最小台阶”，精度是“实际误差”。例如16位ADC若INL=3LSB，实际精度可能不如12位 INL=0.5LSB的ADC。

过高的采样率会导致功耗上升、数据量激增（需更高性能的MCU/FPGA处理），且可能引入更多噪声（高速ADC噪声通常更高）。

ADC的精度依赖参考电压的稳定性，若使用精度差、温漂大的V_REF（如普通LDO），即使ADC本身精度高，系统误差也会显著增大。建议选择高精度参考源（如 ADI-ADR4550，温漂±2ppm/℃）。

高速ADC的输入电容小、带宽要求高，若直接接高内阻信号源，会导致信号衰减或失真。需搭配高速运放（如TI-OPA847）作为输入驱动，匹配ADC的输入阻抗和带宽。

工业/汽车场景中，ADC易受电磁干扰，需选择差分输入、具有EMC防护的型号（如TI-ADS1263，集成EMC滤波），同时硬件设计时做好模拟地与数字地的隔离。

学习ADC（模拟-数字转换器）并掌握其电路设计，需遵循“理论奠基→工具掌握→实践验证→优化迭代”的路径，同时聚焦ADC的核心特性、外围电路匹配及PCB设计细节（ADC性能对噪声、布局极敏感）。以下是分阶段的详细学习与设计指南：

ADC是连接“模拟世界”与“数字世界”的核心桥梁，其性能直接决定系统精度。学习需从核心定义、拓扑类型、关键参数三大维度切入，避免直接陷入设计细节。

参考1.1.2章节知识（按住Ctrl点击查看）。

关键结论：设计第一步不是选型号，而是根据需求（精度、速度、功耗）确定拓扑类型——例如“工业温湿度采集”选SAR型，“医疗心电采集”选Σ-Δ型，“高速射频采样”选流水线型。

参数是评估ADC性能的 “语言”，也是设计中需重点优化的目标。需理解“参数定义+实际影响+测试方法”：

表2  ADC参数介绍

ADC不是孤立器件，其性能依赖外围电路和系统设计，需同步掌握以下知识：

a. 模拟电路基础：运放的选型与应用（信号缓冲、放大、滤波）、线性稳压器（LDO）的噪声抑制原理；

b. 信号系统基础：采样定理、抗混叠滤波（AAF）的设计（避免采样前信号含高频成分导致混叠）；

c. 数字电路基础：ADC的数字接口协议（SPI、I2C、LVDS，高速场景需关注时序匹配）；

d. 电磁兼容（EMC）基础：噪声耦合路径（传导耦合、辐射耦合）、接地与屏蔽的原理。

ADC的外围电路需围绕“信号调理、电源管理、数字接口”三大模块设计，核心是 “减少噪声、匹配信号范围”。以ADS1115（16bit SAR型，输入范围±6.144V）为例：

模块1：信号调理电路（核心：匹配输入范围+抗混叠滤波）

传感器信号（NTC输出0.5~2V）需通过调理电路适配ADC输入范围，同时滤除高频噪声：

信号缓冲：若NTC输出阻抗高（如>1kΩ），需加运放（如OPA333，低噪声、高输入阻抗）做缓冲，避免信号衰减；

抗混叠滤波（AAF）：设计RC低通滤波器，截止频率f_c=采样率/10（如1kSPS采样率，f_c=100Hz），参数选择：R=10kΩ，C=1.6nF（f_c=1/(2πRC)≈100Hz）；

增益匹配：若传感器信号过小（如0.1~0.5V），需加运放构成同相放大电路（放大10倍至1~5V），放大倍数需计算：A=ADC满量程/传感器信号最大幅度。

模块2：电源管理电路（核心：抑制电源噪声）

ADC对电源噪声极敏感（尤其是高频噪声），需设计“多级滤波”电源：

主电源：优先选低噪声LDO（如TI的TPS7A4700，噪声<10μVrms），避免用开关电源（噪声大）；

去耦滤波：在ADC的电源引脚（VDD/VREF）旁并联“高频电容+低频电容”（如0.1μF陶瓷电容+10μF钽电容），电容需靠近引脚，减少走线阻抗；

电源隔离：若系统有数字电路（如MCU），需将ADC的模拟电源（AVDD）与数字电源（DVDD）分开供电，避免数字电路噪声耦合到模拟电源。

模块3：数字接口电路（核心：时序匹配与干扰隔离）

低速接口（SPI/I2C，如ADS1115的I2C）：在SDA/SCL线上串联10~22Ω 限流电阻，避免信号过冲；并联100pF电容（靠近MCU端）抑制高频干扰；

高速接口（LVDS，如流水线型ADC）：需走差分线，阻抗匹配（如50Ω），长度差控制在5mil以内，避免时序偏移；远离模拟信号线（至少间隔2mm）。

步骤3：PCB设计：ADC性能的“最后一公里”（关键要点）

PCB布局布线是ADC设计的“重中之重”，很多设计失败源于布局不当（如噪声耦合）。需严格遵循“模拟与数字分离、最小化噪声路径”原则：

将PCB分为“模拟区”（ADC、传感器、运放、LDO、抗混叠滤波器）和“数字区”（MCU、SPI接口、指示灯），两区之间用“隔离带”（无铜区）分隔；

ADC的模拟输入引脚（AIN+/-）需靠近信号调理电路，避免长距离走线引入干扰；

数字电路（如MCU的时钟引脚）需远离ADC的模拟输入引脚（至少间隔3mm），避免辐射耦合。

a. 去耦电容优先：放置芯片后，首先放置并连接去耦电容，且必须紧贴电源引脚。

b. 最短路径：模拟信号路径、基准电压路径和时钟线应尽可能短而直。

c. 地平面完整性：保证地平面的完整性，避免走线割裂地平面。为敏感模拟信号提供连续的返回路径。

d. 元件放置：将模拟部分（驱动器、滤波器、基准源）和数字部分（MCU、缓冲器）在物理上分开布局。

e. 过孔使用：敏感模拟路径尽量减少过孔使用，因为过孔会引入寄生电感和电容。

采用“单点接地”：模拟地（AGND）和数字地（DGND）在ADC的GND引脚处单点连接（仅此处相连，其他位置不交叉），避免形成地环路；

地平面设计：模拟区下方铺完整的模拟地平面，数字区下方铺完整的数字地平面，地平面尽可能厚（如20mil），降低接地阻抗；

避免“地弹”：数字电路的大电流切换（如GPIO翻转）会导致数字地电压波动（地弹），需确保数字地平面面积足够大，且与模拟地单点连接。

模拟信号线：短、直、粗（如≥10mil），避免走直角（直角会增加阻抗和辐射），若需交叉，需采用“模拟线在下、数字线在上，中间隔地平面”的方式；

电源走线：ADC的电源走线（AVDD/DVDD）需粗（如≥20mil），避免压降；去耦电容的走线需最短（如<5mm），确保噪声被就近滤除；

差分走线（高速 ADC）：若ADC为差分输入（如Σ-Δ型），需走差分对，长度差<5mil，阻抗匹配（如50Ω），且差分对之间无其他信号线。

若系统存在强干扰（如电机、射频模块），需在ADC模拟区外围设计“屏蔽框”（接模拟地），减少辐射干扰；

模拟输入线若需长距离走线（如>10cm），需采用屏蔽线（屏蔽层接模拟地），避免传导干扰。

PCB制作完成后，需分阶段测试，避免直接上电导致器件损坏，同时定位设计问题：

用万用表测量ADC的电源引脚与GND之间的阻抗，确认无短路（正常阻抗应>1kΩ）；

检查关键器件的焊接（如LDO、运放、ADC），避免虚焊或错焊（如引脚顺序颠倒）。

电源测试：上电后用示波器测量ADC的AVDD/DVDD电压，确认电压稳定（如3.3V±0.05V），且电源噪声峰峰值<50mV（低噪声场景需<10mV）；

数字接口测试：通过MCU发送配置指令（如设置ADC的采样率、增益），用逻辑分析仪捕获ADC的数字输出，确认接口时序正确（如SPI的CS拉低后，CLK与Data同步）；

信号输入测试：用信号发生器输入标准电压（如1V），读取ADC的数字输出，计算实际电压（数字量→电压：V=数字量/2^N*满量程），确认是否与输入电压一致（误差<±1LSB）。

分辨率测试：输入接近最小步长的电压（如12bit@5V的最小步长≈1.22mV），观察ADC输出是否能分辨该电压变化；

线性度测试：输入不同电压（如0.5V、1V、2V…），记录ADC输出，计算DNL和INL，确认是否满足需求（如INL<±1LSB）；

噪声测试：输入固定电压（如2.5V），连续采样1000次，计算输出的标准差（噪声大小），确认SNR是否达标（如12bitADC的SNR应≥65dB）（SNR有理论公式）。

测试中常见问题及解决方法见表3：

表3  ADC常见问题分析

选型优先于设计：先根据“精度、速度、功耗”确定ADC拓扑，再选型号，避免后期性能不达标；

噪声控制贯穿始终：ADC的性能瓶颈往往是噪声（电源噪声、接地噪声、外部干扰），需从电路设计、PCB布局、屏蔽三方面入手；

理论与实践结合：先通过仿真验证电路，再制作实物测试，避免盲目试错；

细节决定成败：PCB的接地、走线、去耦电容位置等细节，直接影响ADC的最终性能，需耐心优化。

目的：防止高于奈奎斯特频率（f_s/2）的噪声或信号混叠到有效带宽内。

设计：通常是一个简单的RC低通滤波器。其截止频率根据有效信号带宽设定，在信号带宽处衰减尽量小，在f_s/2处提供足够的衰减。

注意：滤波器放在ADC驱动器之后，靠近ADC引脚。

必须使用运放作为ADC驱动器，不能直接将信号源连接到ADC的开关电容输入端。

关键参数：

带宽：至少是输入信号最高频率的5-10倍，或根据建立时间要求计算。确保在ADC采样时间内能稳定。

噪声：运放的噪声密度应低于ADC的折合到输入端的噪声。

建立时间：对于SAR ADC至关重要，必须在ADC的采集时间内稳定到所需精度（例如，1/2 LSB）。

失真（THD）：运放的失真应优于ADC的失真，以免成为系统瓶颈。

基准电压是ADC的“尺子”，尺子不准，测量结果必然不准。

精度和温漂：选择初始精度高、温漂低的基准源芯片。对于高精度应用（16位及以上），温漂是主要误差来源。

噪声：基准源本身会有噪声，需要评估其噪声是否在系统允许范围内。必要时可添加低通滤波。

负载调整率：基准源必须能够提供ADC在采样瞬间所需的瞬时电流，而电压不发生跌落。

去耦：极其重要！ 必须在基准电压引脚放置足够大（如10μF）和足够小（如100nF， 1nF）的电容组合，以提供瞬时电流并滤除高频噪声。电容应尽可能靠近ADC和基准源的引脚。

时钟是ADC的“心跳”，时钟抖动会直接恶化信噪比。

时钟抖动：对于高频输入信号，时钟抖动是SNR的主要限制因素。公式为：SNR= -20log10(2π×f_input×t_jitter)。

例如，一个输入为10MHz，要求SNR > 80dB，则允许的时钟抖动必须小于500fs（飞秒）！这要求使用高性能的晶振或时钟发生器。

时钟布局：将时钟线视为模拟信号，用地平面进行屏蔽，远离噪声源（如数字线），并保持短线。

接地：

通常推荐使用统一的接地平面，而不是分割模拟地和数字地。分割会增大返回路径的阻抗和环路面积，加剧EMI问题。

正确的做法：将模拟和数字部分在布局上分开，所有器件的接地引脚都直接连接到同一个完整的地平面。ADC的AGND和DGND引脚应直接连接到地平面的同一点。

数字信号隔离：

ADC的数字输出（如SPI、并行总线）是快速开关的信号，会向地平面和电源注入大量噪声。

解决方案：在数字输出线上串联一个小的电阻（例如22-100Ω）或磁珠，以减缓边沿速率，减少谐波辐射和地弹噪声。

避免数字走线在模拟部分或基准源下方穿过。

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。